PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-249429

(43) Date of publication of application: 04.09.1992

(51)Int.Cl.

H04B 3/14

HO3H 17/00 HO3M 1/00

(21)Application number: 03-035094

(71)Applicant: FUJITSU LTD

(22)Date of filing:

06.02.1991


(72)Inventor: TSUNOISHI MITSUO

(54) DIGITAL DATA TRANSMISSION APPARATUS

(57)Abstract:

PURPOSE: To shorten convergent time for reducing a processing amount for equalizing a received signal and for obtaining the optimum timing in a digital data transmission apparatus that carries out bilateral transmission of digital data.

CONSTITUTION: The digital data transmission apparatus is provided with an equalizing section 4 consisting of an amplitude variable equalizer 6 and a delay time variable equalizer 7, or an equalizing section 4 unifying these equalizers, and based on the correlation between a discriminate output signal from a discriminate feedback type equalizer 5 and an error signal, digital data is successively calculated under the tap coefficient update control realting to precursor, main cursor, and postcursor, a variable coefficient of transfer function is obtained, a received signal is equalized, and the optimum timing is obtained for equalization.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-249429

(43)公開日 平成4年(1992)9月4日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
H04B	3/14		8226-5K		
H03H	17/00	Α	8731 -5 J		
H03M	1/00		9065-5 J		

審査請求 未請求 請求項の数7(全 13 頁)

(21)出願番号	特顯平3-35094	(71)出願人 000005223 富士通株式会社
(22) 出題日	平成3年(1991)2月6日	神奈川県川崎市中原区上小田中1015番地
		(72)発明者 角石 光夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
		(74)代理人 弁理士 柏谷 昭司 (外1名)
		1


(54) 【発明の名称】 デイジタルデータ伝送装置

(57) 【要約】

【目的】 本発明は、ディジタルデータの双方向伝送を 行うディジタルデータ伝送装置に関し、受信信号の等化 の為の処理量を削減し、且つ最適タイミングを得る為の 収束時間を短縮することを目的とする。

【構成】 振幅可変等化器6と遅延時間可変等化器7とからなる等化部4又はそれらの等化器を統合した等化部4を設け、判定帰還型等化器5の判定出力信号と誤差信号との相関に基づいて、プリカーソル,メインカーソル,ポストカーソルに関連するタップ係数更新制御により逐次的に算出して、伝達関数の可変係数を求めて、受信信号を等化し且つ最適タイミングを求めるものである。

本兜明の原理説明図



1

【特許請求の範囲】

【請求項1】 送信部と受信部とをハイブリッド回路 (1)を介して2線回線に接続したディジタルデータ伝 送装置に於いて、前記受信部は、受信信号をディジタル 信号に変換するAD変換器(2)と、波形成形フィルタ (3)と、等化部(4)と、判定帰還型等化器(5)と を縦続接続した構成を有し、前記等化部(4)を、前記 判定帰還型等化器(5)による判定出力信号と誤差信号 とを基に、可変係数を適応的に更新する振幅可変等化器 (6)と遅延時間可変等化器(7)とにより構成したこ 10 とを特徴とするディジタルデータ伝送装置。

【請求項2】 前記振幅可変等化器(6)の伝達関数 を、

 $-C_0$ $(1-C_{-1}\cdot z^{-1})$

(但し、 2^{-1} = \exp ($\int 2\pi f T$), f =周波数, T =ポーレート周波数) とし、可変保数 C_0 , C_{+1} について、それぞれメインカーソル, 第1ポストカーソルに関連するタップ係数更新制御により逐次的に算出して制御する構成としたことを特徴とする請求項1のディジタルデータ伝送装置。

【請求項3】 前記遅延時間可変等化器(7)の伝達関数を、

 $C_{-2} + C_{-1} \cdot z^{-1} + z^{-2} + C_1 \cdot z^{-3}$

とし、係数 C. を任意固定値とし、且つ可変係数 C-2, C-1 について、それぞれ第 2 ブリカーソル, 第 1 ブリカーソルに関連するタップ係数 更新制御により逐次的に算出して制御する構成としたことを特徴とする請求項 1 のディジタルデータ伝送装置。

【請求項4】 前記等化部(4)の伝達関数を、

 C_0 ($C_{-2}+C_{-1}\cdot z^{-1}+z^{-2}+C_{+1}\cdot z^{-3}+C_{+2}\cdot z$ 30 53により接続され、2B1Q符号等の伝送符号により ディジタルデータの双方向伝送が行われる。

とし、可変係数 C-1, C-1, C0, C+1, C+2 について、それぞれ第2 プリカーソル, 第1 プリカーソル, メインカーソル, 第1 ポストカーソル, 第2 ポストカーソルに関連するタップ係数更新制御により逐次的に算出して制御する構成としたことを特徴とする請求項1のディジタルデータ伝送装置。

【請求項 5】 前記被形成形フィルタ (3) の後に伝達関数が $(1-z^{-1})$ のハイパスフィルタを接続し、該ハイパスフィルタの出力信号に含まれるエコー成分をエコーキャンセラ (8) により除去して前記等化部 (4) に入力する構成とし、該等化部 (4) の伝達関数を、

[C₀ (C₋₂+C₋₁ · z⁻¹+z⁻²+C₊₁ · z⁻³+C₊₂ · z⁻⁴)] / (1-a · z⁻¹)

とし、可変係数 C-1, C-1, C0, C+1, C+2について、それぞれ第2プリカーソル, 第1プリカーソル, メインカーソル, 第1ポストカーソル, 第2ポストカーソルに関連するタップ係数更新制御により逐次的に算出して制御する構成としたことを特徴とする請求項1のディジタルデータ伝送装置。

【請求項6】 前記判定帰還型等化器(5)からの誤差信号の絶対値和或いは二乗和と、第1プリカーソルに対応する係数C-1の値とを入力して収束判定を行う収束判定部を設け、該収束判定部に於いて収束判定するまで、前記AD変換器(2)に於けるサンプリング・タイミングをT/m(T=ボーレート周期,m=4以上の整数)宛ずらす構成としたことを特徴とする請求項1のディジ

【請求項7】 前記遅延時間可変等化器 (7) の第1プリカーソルに対応する係数 C-1 と一定値 k a との差を、判定関値と比較し、クロック位相を制御する構成を設けたことを特徴とする請求項1のディジタルデータ伝送装置。

【発明の詳細な説明】

タルデータ伝送装置。

[0001]

【産業上の利用分野】本発明は、ディジタルデータの送受信を行うディジタルデータ伝送装置に関する。ディジタル加入者線を用いて高速、多値のディジタルデータを双方向に伝送するディジタルデータ伝送装置に於いては、エコーキャンセラ、等化器、タイミング再生回路等が設けられており、処理量が少なく且つ収束時間を短くすることが要望されている。

【0002】ディジタル加入者線により双方向にディジタルデータを伝送するシステムは、例えば、図5に示すように、加入者側の網終端装置(NT)51に単一或いは複数のデータ端末(TE)55が接続され、交換局側では、交換ネットワークスイッチ(NW)54に回線終端装置(LT)52が接続されて、回線終端装置52と加入者側の網終端装置51との間がディジタル加入者線53により接続され、2B1Q符号等の伝送符号によりディジタルデータの双方向伝送が行われる。

【0003】網終端装置51と回線終端装置52とはほ ば同一の構成を有するもので、従来は、例えば、図6又 は図7に示す構成が知られている。図6に於いて、61 はハイブリッド回路(H)、62は受信ローパスフィル 夕 (RLF) 、63はAD変換器 (A/D) 、64は波 形成形フィルタ (WSF)、65は加算器、66は等化 器(EQL)、67は判定帰還型等化器(DFE)、6 8はデコーダ (DEC)、69はタイミング再生回路 (TIM)、70はエコーキャンセラ(EC)、71は コーダ (COD)、72はDA変換器 (D/A)、73 は送信ローパスフィルタ(SLF)、74は二乗和算出 部である。受信ローパスフィルタ、ハイブリッド回路、 送信ローパスフィルタ以外の各部はそれぞれ集積回路化 された論理回路により実現されるか、又はDSP(ディ ジタル・シグナル・プロセッサ)等の演算機能により実 現されている。又送信部は、コーダ71とDA変換器7 2と送信ローパスフィルタ73等を含み、又受信部は、 受信ローパスフィルタ62, AD変換器63, 波形成形 50 フィルタ64, 等化器66, 判定帰還型等化器67, デ

-160-

10

3

コーダ68等を含んで構成されている。

【0004】ハイブリッド回路61は、送信部と受信部とをディジタル加入者線等の2線回線に接続する為のものであり、送信データは、コーダ71により送信符号の例えば2B1Q符号に変換され、DA変換器72により例えば4値のアナログ信号に変換され、送信ローパスフィルタ73により高調波成分が除去されて、ハイブリッド回路61を介してディジタル加入者線に送出される。その時、送信信号の一部はハイブリッド回路61を介して受信側に回り込んでエコー成分となる。

【0005】又受信信号はハイブリッド回路61から受信ローパスフィルタ62を介してAD変換器63に加えられ、タイミング再生回路69からのタイミング信号によりサンプリングされてディジタル信号に変換される。この場合、AD変換器としては、オーパーサンプリング形のものが良く使用される。そして、波形成形フィルタ64により、孤立波レスポンスのメインカーソルが生じる前の時間に一旦負極性となるような波形に成形されて加算器65に加えられる。この加算器65にはエコーキャンセラ70からの擬似エコー信号が加えられて、ハイ20プリッド回路61を介して送信信号の一部が回り込んだエコー成分が打ち消される。この加算器65を含めてエコーキャンセラと称することもできる。

【0006】等化器66はルートf等化器と称されるものであり、ディジタル加入者線伝送システムでは、送信レベルは一定値であり、ケーブルの直流成分近傍の損失と高周波成分近傍の損失とは、ケーブルの種類に拘らず相関があるから、二乗和算出部74により受信信号の一定時間内の振幅の二乗和を求め、その大きさから等化器66のパラメータを算出するものである。この等化器66によっても符号間干渉成分を充分に小さくできないので、判定帰還型等化器67が設けられている。

【0007】この判定帰還型等化器67は、例えば、3 2 タップ等の多数のタップを有するトランスパーサルフ ィルタ部と、4値レベルを判定する判定部と、この判定 部の入出力信号の差を誤差信号として出力する誤差算出 部とを含み、判定部の判定出力信号はデコーダ68によ り多値信号から2値の受信データにデコードされる。又 判定部からの判定出力信号と誤差算出部からの誤差信号 eとがタイミング再生回路69に加えられてタイミング 40 信号が再生され、このタイミング信号はAD変換器63 に加えられる。又エコーキャンセラ70からは、誤差信 号eと送信データとを基に擬似エコー信号が形成されて 加算器65に加えられ、エコー成分の打ち消しが行われ る。又加入者側の網終端装置(NT)の場合は、受信信 号に同期したクロック再生を行う為に、タイミング再生 回路69からクロック発生回路を構成する位相同期ルー ブ(PLL)(図示せず)等へクロック制御データが加 えられる。

【0008】又図7に於いて、図6と同一符号は同一部 50 て、この受信信号のタイミングに一致するように、位相

分を示し、75は遅延時間可変等化器 (DEQ)、76,77は係数変換部 (KD, KE) であり、AD変換器63は一定周波数のタイミング信号が加えられて、受信信号をディジタル信号に変換するものである。又係数変換部76,77は、判定帰還型等化器67からの誤差

信号 e と判定出力信号とを用いて、遅延時間可変等化器 7 5 と等化器 6 6 とのパラメータを制御するものであ り、遅延時間可変等化器 7 5 により最適タイミングで判定できるように制御することになる。

【0009】又図8は孤立波レスポンス説明図であり、 AD変換器63の後段の波形成形フィルタ64は、オー パーサンプリングAD変換器に於ける第2デシメーショ ンフィルタに相当するものであるが、このフィルタの通 過域の特性を位相特性を含めて制御することにより、メ インカーソルが生じる前に、一旦負極性となる波形とす るものである。そして、t=0の扱幅をメインカーソル とすると、それよりポーレート周期T前の点(-T)の 振幅を第1プリカーソル、更にT前の点(-2T)を第 2プリカーソルと称し、メインカーソルより後のT, 2 T, 3T, ・・・の点に於ける振幅を第1ポストカーソ ル, 第2ポストカーソル, 第3ポストカーソル, ・・・ と称するものである。この第1プリカーソルの値が零と なるタイミングを最適タイミングとすると、それよりT 後にほぼ振幅のピーク点のメインカーソルの値が得られ ることになる。

【0010】従って、図6に於けるタイミング再生回路69は、、第1プリカーソル値が正極性の場合はタイミングが遅れており、反対に負極性の場合はタイミングが進んでいることが判るから、最適タイミングとなるように、即ち、第1プリカーソル値が零となるようにタイミング調整を行うことになる。又図7に於いては、係数変換部76に於いて判定出力信号と誤差信号eとを基に第1プリカーソルの値を算出して、遅延時間可変等化器75のパラメータを制御し、遅延時間を変えることにより、タイミング調整を行うものである。

[0011]

【発明が解決しようとする課題】等化器66は、最低でも2タップのトランスパーサルフィルタ構成を僱え、図6に示す従来例に於いては、数種類の等化器の何れかを選択的に用いる構成となるから、等化器が用意されていない距離のディジタル加入者線の場合には、等化残が大きくなる。又図7に示す従来例に於いては、ディジタル加入者線の距離に対応したパラメータ又は2タップの中の一方のタップ係数は連続的に求まるが、そのパラメータから他方のタップ係数に変換する為の演算が必要となる。

【0012】又交換局側のマスタクロックがシステム全体の基準となり、加入者側の網終端装置(NT)では、 交換局側の回線終端装置(LT)からの信号を受信し

同期ループ (PLL) 等を含むクロック発生回路の周波 数及び位相を制御する。そして、このクロック発生回路 からのクロックを基に送信するから、回線終端装置(レ T) では、マスタクロックを用いてその位相のみを調整 することにより受信処理できる。図6の構成に於いて は、AD変換器63に於けるサンプリング・タイミング を調整することにより、前述の位相を調整できることに なり、又図7の構成に於いては、遅延時間可変等化器7 5のパラメータを変えて遅延時間を調整し、前述の位相 を調整することになるが、周波数を調整できないから回 10 線終端装置(LT)にのみ適用できる構成である。

【0013】回線終端装置(LT)に於けるタイミング の最適化については、図6に示す構成の方が単純のよう に考えられるが、実際の回線終端装置(LT)のタイミ ング調整は、双方向通信の状態で行わなければならない ようなトレーニング方式により行われるから、エコーキ ャンセラ70と等化器66と判定帰還型等化器67とを 同時に引込む必要があり、タイミングを変えると、総て 新たな係数を求めることに相当し、引込みに要する時間 が長くなる欠点があった。

【0014】又図7に示す構成に於いては、遅延時間可 変等化器 7 5 の遅延時間を変えるものであるから、エコ ーキャンセラ70の引込みと別個に行うことが可能で、 収束時間は大幅に短くなる。しかし、遅延時間可変等化 器75のみでポーレート周期T又はその半周期(T/ 2) をカバーする必要があるから、フィルタの次数をか なり高くする必要があり、構成が複雑化する欠点があ る。なお、このフィルタの次数を高くしない場合は、波 形歪が無視できなくなる問題がある。

【0015】又網終端装置 (NT) のタイミング調整 30 は、エコーキャンセラ70の係数を固定した状態で行う ことができるから、回線終端装置(LT)に比較して容 易であるが、最適タイミングとなるまでは、プリカーソ ル値が零ではないことによる符号間干渉が生じるから、 誤差が大きく、それによって、収束時間が長くなる欠点 があった。本発明は、受信信号の等化の為の処理量が少 なく、最適タイミングを得る為の収束時間を短くするこ とを目的とする。

[0016]

【課題を解決するための手段】本発明のディジタルデー 40 夕伝送装置は、図1を参照して説明すると、送信部と受 **信部とをハイブリッド回路1を介して2線回線に接続し** たディジタルデータ伝送装置に於いて、受信部は、AD 変換器2と、波形成形フィルタ3と、等化部4と、判定 帰還型等化器 5 とを縦続接続した構成を有し、等化部 4 を、判定帰還型等化器5による判定出力信号と誤差信号 とを基に、可変係数を適応的に更新する振幅可変等化器 6と遅延時間可変等化器7とにより構成した。

【0017】又前記振幅可変等化器6の伝達関数を、-

いて、それぞれメインカーソル, 第1ポストカーソルに 関連するタップ係数更新制御により逐次的に算出して制 御する構成とした。

【0018】又前記根幅可変等化器6の後段に接続され る遅延時間可変等化器7の伝達関数をC-2+C-1・2-1 + z-1+C: · z-3とし、係数C: を任意固定値とし、 且つ可変係数C-2, C-1について、それぞれ第2プリカ ーソル、第1プリカーソルに関連するタップ係数更新制 御により逐次的に算出して制御する構成とした。

【0019】又前記振幅可変等化器6と遅延時間可変等 化器7とを統合した等化部4の伝達関数をC。 (C-2+ $C_{-1} \cdot z^{-1} + z^{-2} + C_{+1} \cdot z^{-3} + C_{+1} \cdot z^{-4}$) とし、可 変係数C-1, C-1, Co , C+1, C+1について、それぞ れ第2プリカーソル、第1プリカーソル、メインカーソ ル、第1ポストカーソル、第2ポストカーソルに関連す るタップ係数更新制御により逐次的に算出して制御する 構成とした。

【0020】波形成形フィルタ3の後段に、伝達関数が $(1-z^{-1})$ のハイパスフィルタを接続し、このハイパ 20 スフィルタの出力信号に含まれるエコー成分をエコーキ ャンセラにより除去して等化部4に入力する構成とし、 この等化部4の伝達関数を、C。 (C-1+C-1・2-1+ $z^{-2} + C_{+1} \cdot z^{-3} + C_{+2} \cdot z^{-4}) / (1 - a \cdot z^{-1}) \ge$ し、可変係数 C-1, C1, C1, C+1, C+2 について、 それぞれ第2プリカーソル,第1プリカーソル,メイン カーソル、第1ポストカーソル、第2ポストカーソルに 関連するタップ係数更新制御により逐次的に算出して制 御する構成とした。

【0021】判定帰還型等化器5からの誤差信号の絶対 値和或いは二乗和と、第1プリカーソルに対応する係数 C-1の値とを入力して収束判定を行う収束判定部を設 け、この収束判定部に於いて収束したことを判定するま で、前記AD変換器2に於けるサンプリング・タイミン グをT/m (T=ボーレート周期, m=4以上の整数) 宛ずらして、引込み処理を繰り返す構成とした。

【0022】又前記遅延時間可変等化器7の第1プリカ ーソルに対応する係数 C-1 と一定値k a との差 (C-1k a) を、判定閾値と比較し、その比較結果に基づいて クロック位相を制御する構成を設けた。

[0023]

【作用】AD変換器2により受信信号はディジタル信号 に変換され、波形成形フィルタ3によりメインカーソル の前に振幅が負極性となるように波形成形され、等化部 4により伝送歪が等化され、判定帰還型等化器5により 符号間干渉成分が除去される。この判定帰還型等化器 5 は、トランスパーサルフィルタ部と判定部と誤差算出部 とを備えている公知の構成を有し、その判定部からの判 定出力信号と、誤差算出部からの誤差信号との相関値を 基に、等化部4を構成する振幅可変等化器6と遅延時間 Co (1-C+1・2-1)とし、可変係数Co, C+1につ 50 可変等化器7との可変定数を適応的に更新するもので、

振幅可変等化器6については、メインカーソル値に加え て、ポストカーソル値と相関の大きいパラメータを用 い、又遅延時間可変等化器7については、例えば、第1 プリカーソル値と第2プリカーソル値とに関連するバラ メータを用いる。

【0024】又振幅可変等化器6の伝達関数を、-C。 (1-C+1・z-1)とし、可変係数Co, C+1につい*

$$\begin{aligned} h_{0,j+1} &= h_{0,j} + \alpha \cdot a_{j-2} \cdot e_{j-2} \\ h_{-1,j+1} &= h_{-1,j} + \alpha \cdot a_{j-1} \cdot e_{j-2} \\ h_{-2,j+1} &= h_{-2,j} + \alpha \cdot a_{j} \cdot e_{j-2} \\ h_{+1,j+1} &= h_{+1,j} + \alpha \cdot a_{j-k-2} \cdot e_{j-2} \end{aligned}$$

と表すことができる。前述の伝達関数について、(a) 式により求まるタップ係数をC。とし、k=1とした (d) 式により求まるタップ係数をC+1 とすることがで

【0025】又遅延時間可変等化器7の伝達関数をC-2 + C-1・2-1+2-2+C:・2-3とし、係数C:を任意 固定値とし、且つ可変係数C-2, C-1について、それぞ れ第2プリカーソル。第1プリカーソルに関連するタッ プ係数更新制御を行うものであり、前述の伝達関数につ いて、(a)式により求まるタップ係数をC。とし、k = 1 とした(d)式により求まるタップ係数をC+1 と し、(b)式により求まるタップ係数に負符号を付けて C-1とし、(c)式により求まるタップ係数に負符号を 付けて C-1 とすることができる。そして、(a)~ (d) 式の右辺第2項が平均的に零に落ちつくように制 御されて、判定タイミングの最適化が行われる。

【0026】又振幅可変等化器6と遅延時間可変等化器 7とを統合した等化部4とし、その伝達関数をC。 (C し、可変係数C-2, C-1, Co, C+1, C+2 について、 それぞれ第2プリカーソル、第1プリカーソル、メイン カーソル、第1ポストカーソル、第2ポストカーソルに 関連するタップ係数更新制御を行うもので、この伝達関 数について、(a)式により求まるタップ係数をC。と し、(b) 式により求まるタップ係数に負符号を付けて C-1とし、(c)式により求まるタップ係数に負符号を 付けてC-1とし、k=1とした(d)式により求まるタ ップ係数をC+1とし、k=2とした(d)式により求ま るタップ係数をC+2とすることができる。

【0027】又波形成形フィルタ3の後段に伝達関数が (1-2⁻¹)のハイパスフィルタを接続して、高周波成 分の減衰を補償し且つ孤立波レスポンスの裾引きを小さ くする。この時、短距離ケーブルの場合には高周波成分 の減衰が少なく、このハイパスフィルタにより過補償と なるので、等化部4の伝達関数を、C。 (C-z+C-1・ $z^{-1} + z^{-2} + C_{+1} \cdot z^{-3} + C_{+2} \cdot z^{-4}$ / $(1 - a \cdot z)$ -1) として、ハイパスフィルタの特性を打ち消す。この 場合の可変係数 C-1, C-1, C₀, C+1, C+2 につい て、それぞれ第2プリカーソル,第1プリカーソル,メ 50 含み、又受信部は、受信ローバスフィルタ12, AD変

*て、それぞれメインカーソル、第1ポストカーソルに関 連するタップ係数更新制御を行うもので、例えば、時刻 」に於けるメインカーソル、第1、第2のプリカーソ ル、第kのポストカーソルに係わるタップ係数を、h *v.,, h-1.,, h-2.,, h+1.,」とすると、時刻(j+ 1) のタップ係数は、ステップサイズをαとして、

> ··· (a) ··· (b) ··· (c) ··· (d)

インカーソル、第1ポストカーソル、第2ポストカーソ ルに関連するタップ係数更新制御により逐次的に算出す る。又各可変係数 C-2, C-1, Co, C+1, C+2 は、 (a)~(d)式を用いて求めることができる。又係数 aはケーブル距離に関連するパラメータであり、引込み 開始初期ではa=0とすることができる。

【0028】又収東判定部は、判定帰還型等化器5の判 定出力信号と誤差信号との相関値を基に、収束したか否 か判定し、収束していない時は、AD変換器2に於ける サンプリング・タイミングを、T/m宛ずらして引込み 処理を繰り返し、収束したと判定した時は、AD変換器 2に於けるサンプリング・タイミングを固定して、トレ ーニング完了とする。この場合のmは4以上の値とする ものである。それによって、遅延時間可変等化器7等に よる引込みを高速化することができる。

【0029】又遅延時間可変等化器7の第1プリカーソ ルに対応する係数 C-1 と一定値 k a との差と、判定閾値 THaとを比較器等により比較して、クロック位相を制 - 2 + C-1・z⁻¹ + z⁻² + C+1・z⁻³ + C+2・z⁻⁴) と 30 御するもので、加入者側の網終端装置(NT)に於ける 受信判定タイミングを最適化することができる。

> 【実施例】図2は本発明の第1の実施例のプロック図で あり、11は2線4線変換を行うハイブリッド回路 (H)、12は受信ローパスフィルタ(RLF)、13 はAD変換器(A/D)、14は波形成形フィルタ(W SF)、15は加算器、16は振幅可変等化器(EQ L)、17は判定帰還型等化器(DFE)、18はデコ ーダ (DEC) 、19は遅延時間可変等化器 (DE Q)、20はエコーキャンセラ(EC)、21はコーダ (COD)、22はDA変換器(D/A)、23は送信 ローパスフィルタ(SLF)、24は比較器(CM P)、25はスイッチ、26は相関器、27は誤差評価 部、28は収束判定部である。スイッチ25は、網終端 装置 (NT) の場合にオンとして、相関器26の出力信 号と関値THaとを比較器24により比較し、+1, 0, -1のクロック制御データctをクロック発生回路

(図示せず) に加えるものである。又送信部は、コーダ 21とDA変換器22と送信ローパスフィルタ23等を

[0030]

換器13, 波形成形フィルタ14, 振幅可変等化器1 6, 遅延時間可変等化器19, 判定帰還型等化器17, デコーダ18等を含むものである。

【0031】送信データをコーダ21、DA変換器2 2, 送信ローパスフィルタ23, ハイブリッド回路11 を介してディジタル加入者線に送出する構成は従来例と 同様である。又受信信号は、ハイブリッド回路11を介 して受信ローパスフィルタ12に加えられ、高周波成分 が除去されてAD変換器13に加えられ、ディジタル信 号に変換される。そして、波形成形フィルタ14により 10 誤差評価部27は、誤差倡号e」の絶対値和又は二乗和 メインカーソルの前に振幅が負極性となるような波形に 成形されて加算器15に加えられ、エコーキャンセラ2 0からの擬似エコー信号が加えられて、エコー成分の除 去が行われる。そして、振幅可変等化器16によりディ ジタル加入者線のケーブル特性が補正され、遅延時間可 変等化器19によりタイミングが調整されて判定帰還型 等化器17に加えられる。この判定帰還型等化器17 は、前述のように、トランスパーサルフィルタ部と判定 部と誤差算出部とを含み、例えば伝送符号が2B1Q符 れ、且つその入力信号y」とその判定シンポルa」との **差(y」−a」)の誤差信号e」が出力される。なお、** jはポーレート周期T毎の時刻を示す。又判定帰還型等*

$$h_{0,i+1} = h_{0,i} + \alpha \cdot a_{i-2} \cdot e_{i-2}$$

により算出される。なお、αは微小な正の数のステップ サイズである。

【0034】同様に、時刻1の第1プリカーソル、第2※

$$h_{-1,1+1} = h_{-1,1} + \alpha \cdot a_{1-1} \cdot e_{1-2}$$

$$h_{-2, j+1} = h_{-2, j} + \alpha \cdot a_i \cdot e_{j-2}$$

 $h_{+k,j+1} = h_{+k,j} + \alpha \cdot a_{j-k-2} \cdot e_{j-2}$ により算出される。前記各式に於けるステップサイズα は、各式に於いて同一の値とする必要はなく、又各式に

於いて、総て2T前の誤差信号e:-2 を用いた場合を示 すが、(2)~(4)式に於いては、1 T前の誤差信号★

$$h_{0,i+1} = h_{0,i} + \alpha \cdot s i g n (a_{i-2} \cdot e_{i-2})$$

となる。

【0035】判定シンボル値a」と誤差信号e」との相 関により各カーソルに係わるタップ係数を算出する方法 のうち、少なくともポストカーソルに関しては、従来例 40 【0036】前述の振辐可変等化器16の伝達関数Ha の判定帰還型等化器の中のタップ係数を算出する為に使☆

$$Ha = C_0 (1 - C_{+1} \cdot z^{-1})$$

とし、遅延時間可変等化器19の伝達関数Hpを

$$H p = C_{-2} + C_{-1} \cdot z^{-1} + z^{-2} + C_1 \cdot z^{-3}$$

とする。ここで、Cr =-C-1とするのが遅延時間可変 等化器19として最良であるが、それ以外の値とするこ とも可能であり、例えばC: =0とすることもできる。 又(1)式により求まるタップ係数ho.1+1 をCoと し、(4)式でk=1の場合に得られるタップ係数h +1,1+1をC+1とし、(2)式により求まるタップ係数h 50 【0037】前述の(6),(7)式で示す伝達関数を

10

*化器17からの+3, +1, -1, -3の判定シンポル a」はデコーダ18に加えられ、2値の受信データにデ コードされる。

【0032】又相関器26により判定シンポルa」と誤 差信号e」との相関が求められ、少なくともメインカー ソルと第1ポストカーソルとに係わるデータを含む信号 s 4 が振幅可変等化器 1 6 に加えられ、又少なくとも第 1プリカーソルに係わるデータを含む信号 s 3 が遅延時 間可変等化器19と収束判定部28とに加えられる。又 により評価信号 s 2 を求めるもので、この評価信号 s 2 は収束判定部28に加えられる。又収束判定部28は収 束していないと判定した時にAD変換器13のサンプリ ング・タイミングをT/m宛変化させる信号s1を出力 するものである。なお、mは4以上の値とし、例えば、 m=8とすることができる。

【0033】前述のように、相関器26からの信号s 3. s 4により振幅可変等化器 1 6 及び遅延時間可変等 化器19のタップ係数の更新が行われるものであり、例 号の場合、+3, +1, -1, -3のレベル判定が行わ 20 えば、時刻」のメインカーソルに係わるタップ係数をh』、」とすると、時刻 (j+1) のタップ係数 h 0.1+1 12.

... (1)

※ブリカーソルに係わるタップ係数をh-1.1, h-2,1とす ると、

... (2)

... (3) により算出される。又時刻」の第k番目のポストカーソ 30 ルに係わるタップ係数をh+x,」とすると、

... (4)

★e₁₋₁ を用いることもできる。又サインアルゴリズムの ように、誤差やシンボル値に拘らず、1回の変化量をス テップサイズαに固定する方法もある。例えば、サイン アルゴリズムの場合、(1)式は、

... (5) ☆用されている方法を用いることができる。従って、判定 帰還型等化器17と相関器26とを含めて判定帰還型等 化器と称することもできる。

を

... (6)

... (7)

-1,1-1に負符号を付けたものをC-1とし、更に (3) 式 により求まるタップ係数11-2.1+1に負符号を付けたもの をC-aとすることにより、タイミング位相に関して比較 的広範囲にわたり振幅可変等化器16と遅延時間可変等 化器19とを迅速に収束させることができる。

11

有する等化器16,19と、その後段の判定帰還型等化 器17とが、(1)~(4)式を用いてタップ係数の更 新を行うことにより、前述のように良好な収束結果が得 られるものであり、これは、前記(1)~(4)式が受 信信号の総てのカーソル点をカバーしており、タイミン グが最適点から大幅(例えば、T/8程度以上)にずれ ていなければ、(1)~(4)式による演算処理でタッ プ係数の更新を繰り返し行うと、孤立波レスポンス(判 定帰還型等化器17の中の判定部の入力点でみた)の全* *カーソル点に於ける値を理想値に近づけることができる からである。この理想値とは、メインカーソルの点では 1で、他のカーソル点では零であることを意味する。こ の理想値からずれていると、(1)~(4)式の右辺第 2項が平均的に正又は負になり、その為に右辺の値が変 化して最終的には右辺の第2項が平均的に零に落ちつく ことにより、理想値に近づくことになる。

12

【0038】前述の(6), (7)式の積を求めると、

となる。右辺の第1項を第2プリカーソルに対応させ、 第2項を第1プリカーソルに対応させ、第3項をメイン カーソルに対応させ、第4項を第1ポストカーソルに対 応させると、前述の(1)~(4)式の対応付けができ るが、第2項には主力の(Co · C-1)以外に(Co · C+1・C-1)が含まれており、又第3項には主力のCo 以外に (Co · C+1 · C-1) が含まれ、又第4項には主 カの (Co · C+1) 以外に (Co · C-1) が含まれてい 20 る。各項に於いて、主力以外の値が大きくなると収束し 難くなる。例えば、最適タイミングから大きくずれてい ると、遅延量を大きく変化しなければならないので、C -1やC-1の値が大きくなり、主力値以外の値が大きくな る。その結果、収束が遅くなる。

【0039】そこで、収束判定部28に於いて収束状況 を判定し、収束していない場合は、AD変換器13に於 けるサンプリング・タイミングを、例えばm=8とし て、T/8ずらして、最適タイミングに近づけて再度引※

$$THp>s 3>-THp$$

 $THe>s 2$

の両式を満足した時に収束したと判定するものである。

【0041】前述の(2)式によるタップ係数h-1,1+1 に負符号を付けてC-1として用いる場合に、(8)式か ら判るように、- C-1 は正確にはプリカーソル値とは営 えないものである〔即ち、正確なプリカーソル値は、一 C。 (C-1-C+1・C-2)) が、収束した時にはC-2は ほぼ零となるから、- C-1 はメインカーソル値を1とし た時のプリカーソル値と見做すことができる。即ち、一 C-1は引込み開始の初期段階ではプリカーソル値と見做 40 すことはできないが、収束状態に近づいた時点ではプリ カーソル値と見做すことができる。このプリカーソル値 を零とするようにタイミング調整を行うことにより、最 適タイミングを得ることができる。

【0042】又網終端装置(NT)に於いては、タイミ ング調整を外部のクロック発生回路の周波数を変えるこ とにより行うことができるから、前述の収束判定部28 を用いることなく、(2)式により得られるタップ係数 h-1,1+1の値を或る複数周期(例えば、48T)に1回 ※込み処理を行うものである。この結果、再び収束してい ないと判定された場合は更にT/8ずらして、最適タイ ミングからのずれを小さくすることを繰り返す。又収束 したと判定された場合は、AD変換器13に於けるサン プリング・タイミングは固定され、トレーニングが完了 する。即ち、大きなタイミングの調整はAD変換器13 に於けるサンプリング・タイミングにより行い、最適タ イミングに近づける調整は遅延時間可変等化器19によ り行うことができる。

【0040】収束判定部28は、相関器26からの第1 プリカーソルに係わるデータを含む信号 s 3 と、誤差評 価部27からの誤差信号e」の絶対値和又は二乗和の評 価信号 s 2 とを基に収束したか否か判定するものであ り、プリカーソル値と誤差とは収束した場合にその絶対 値が小さくなるから、判定閾値をTHp, -THp, T Heとすると、

イッチ25をオンとし、定数kaとの差を正の閾値TH aと比較器24により比較し、クロック制御データct によりクロックの位相 Φを△ (正の微小値) だけ次に示 すように調整する。

 $h_{-1}-ka>THa$ の時 $\phi \rightarrow \phi + \Delta$ THa>h-1-ka>-THa の時 変更せず -THa>h-1-ka の時 $\phi \rightarrow \phi - \Delta$ このようにしてクロック周波数を制御し、且つ遅延時間 可変等化器19によるタイミング調整を行うことができ る。ここで注意すべき点は、第1プリカーソル値を用い て、前述の条件でクロック位相φを制御することは、従 来例に於いても実施されているが、本発明に於いては、 第1プリカーソル値が必ずしも零になることを要求しな いこと、及び評価値が厳密な第1プリカーソル値とは言 えない値を用いていることである。

【0043】又前述の(4)式のk=1とした時に、 (6) 式のC+1の値を求める為に使用すると説明してい るが、この(4)式は、判定帰還型等化器17の第1夕 だけ取り出した値をh-1とすると、その周期に従ってス 50 ップ係数を求める為にも使用している。又(6)式のC

7.3

+1と判定帰還型等化器17の第1タップ係数の両方と も、第1ポストカーソルを零にする為に用いられている から、(6)式のC+1を第1ポストカーソルを零にする ように収束させる時に、判定帰還型等化器17の第1夕 ップ係数は常に零、即ち、この第1タップ係数を省略で きることを示す。なお、判定帰還型等化器17の第1夕 ップをそのままにして、(6)式のC-1=0にすること はできない。何故ならば、判定帰還型等化器 1 7 のタッ プ係数は、安定性確保の点からその絶対値が0.5を超 えることは望ましくないが、C-1=0とすると、ケープ 10 ル距離によっては0.5を超える場合が生じるからであ る。この為、C+1をケープル距離に応じて、例えば、*

14 * 0. 0, 0. 5, 0. 7 5 に設定して、判定帰還型等化 器17の第1タップも使用することも可能である。

【0044】図3は本発明の第2の実施例のプロック図 であり、図2と同一符号は同一部分を示し、31は伝送 特性可変等化器(APEQL1)、s5は第1プリカー ソルに係わるデータを含む信号、 s 6 は第1 プリカーソ ル、メインカーソル、第1ポストカーソルに係わるデー 夕を含む信号である。この実施例に於ける伝送特性可変 等化器31は、図2に示す構成に於ける振幅可変等化器 16と遅延時間可変等化器19とを統合したものであ り、その伝達関数Hap1を、

Hap $1 = C_0$ $(C_{-2} + C_{-1} \cdot z^{-1} + z^{-2} + C_{+1} \cdot z^{-3} + C_{-2} \cdot z^{-4})$

... (11)

とした場合、(1)式により求まるタップ係数 ho, j+1 をC。として使用し、又(2)式により求まるタップ係 数 h-1, j+1 に負符号を付けたものをC-1 とし、更に、 (3) 式により求まるタップ係数h-2,1+1に負符号を付 けたものをC-1とし、(4)式でk=1とした時に求ま るタップ係数 h+1,1+1をC+1として使用し、更に、 (4) 式でk=2とした時に求まるタップ係数 h+2.1+1 をC+2として使用することにより、タイミング位相に関 して、最適値からかなりずれた受信信号に対しても良好 に収束することができる。なお、(11)式に於ける可

【0045】伝送特性可変等化器31のように、振幅可 変等化器 16と遅延時間可変等化器 19とを統合し、C +2の係数を導入したことにより、判定帰還型等化器17 の第2タップ係数を常時零にすることができ、この伝送 30 特性可変等化器31の演算量を削減できるばかりでな く、判定帰還型等化器17の演算量も削減できる。但 し、(11)式でC+2=0として、判定帰還型等化器1%

変係数は、(6), (7)式に於ける可変係数と異なる

ものであるが、同一符号で表している。

 $Hhp = 1 - z^{-1}$

とする。このハイパスフィルタ33は、ボーレート周期 T離れたサンプル値間の差をとる処理を行うものである から、波形成形フィルタ14の機能を補足して、孤立波 レスポンスの裾引きを小さくする作用がある。この裾引 きは、極めてゆっくりと振幅が小さくなる状態であるか ら、1周期T前の振幅と現周期の振幅とは殆ど差がない 40 ことになり、従って、1周期前との差をとることによ り、孤立波レスポンスの裾引きは大幅に小さくなる。

【0047】前述の裾引きは、ハイブリッド回路11を 構成するハイブリッドトランスが直流遮断を行うことに より、伝送符号に直流分が含まれる場合に、図8に示す ように、孤立波レスポンスは長い時間零にならない為に 生じるもので、20T~40T後も無視できない程度の 振幅が残存する場合がある。このような裾引き現象はハ イブリッドトランスを介して回り込んだエコー成分の孤

※7の第2タップを残すことは、C+1の場合程困難ではな い。これは、ケーブル距離が変化しても、判定帰還型等 化器17の第2タップの係数はそれ程大きく変化しない からである。又波形成形フィルタ14の関数によって は、C+2=0も可能である。逆に(11)式の項数を増 20 加してC+a, C+4の項を追加し、その代わりに判定帰還 型等化器17の第3,第4タップの係数を削除すること も可能である。又AD変換器13に於けるサンプリング ・タイミングの調整及び比較器 2 4からクロック制御デ 一夕c t を出力する動作は、前述の第1の実施例と同様 であり、重複した動作説明は省略する。

【0046】図4は本発明の第3の実施例のプロック図 であり、図2及び図3と同一符号は同一部分を示し、3 2は伝送特性可変等化器(APEQL2)、33はハイ パスフィルタ (HPF)、s7は第1プリカーソル値に 係わるデータを含む信号、s 8 は第1プリカーソル値, メインカーソル値、第1ポストカーソル値に係わるデー 夕を含む信号である。 波形成形フィルタ14の後段に接 続したハイパスフィルタ33の伝達関数Hhpを、

... (12)

は、エコーキャンセラ20は例えば32タップのトラン スパーサルフィルタと、1次のIIRフィルタ(Infin ite Impulse Filter) とを用いて構成し、判定帰還型 等化器17は、例えば、16タップのトランスパーサル フィルタと、1次のIIRフィルタとを含む構成とする のが普通であった。この裾引きを小さくすることによ り、エコーキャンセラ20の前述のIIRフィルタは不 要となり、更にトランスパーサルフィルタのタップ数も 削減することができる利点がある。

【0048】又この実施例に於いて、(12)式に示す 伝達関数を有するハイパスフィルタ33を設けたことに より、孤立波レスポンスの裾引き部分より前の部分に大 きな影響を与えることになる。例えば、長距離ケーブル により伝送された信号は、高周波成分が減衰されるの で、ハイパスフィルタ33によりそれを補償することが 立波レスポンスについても同様に生じる。従って、従来 50 できるが、短距離ケーブルにより伝送された信号は、高 (9)

15

周波成分の減衰は少ないので、ハイパスフィルタ33に より受信信号は過補償により歪みを受けることになる。 従って、エコーキャンセラ20によりエコー成分が除去 された後に、ハイパスフィルタ33の特性を打ち消す処 理が必要となる。

【0049】そこで、振幅可変等化器16と遅延時間可*

Hap 2 =
$$(C_0 (C_{-2} + C_{-1} \cdot z^{-1} + z^{-1} + C_{+1} \cdot z^{-1} + C_{+2} \cdot z^{-4}))$$

 $(1 - a \cdot z^{-1})$... (13)

とする。係数 C-2, C-1, Co, C+1, C+2 は、前述の する。又aは、長距離ケーブルの場合は零で良く、短距 離ケーブルの場合は1に近い値とする。即ち、距離に関 連するパラメータである。又C。 もケーブル距離により 変わるパラメータということができる。従って、初期段 階ではa=0とし、或る程度の引込み処理が進行した段 階で、Coの値を調べて、その値が大きい場合、即ち、 長距離の場合はa=0のままとし、中位の場合、即ち、 中距離の場合は、例えばa=0.50とし、その値が小 さい場合、即ち、短距離の場合は、例えば a = 0. 75 とすることができる。なお、(13)式に於ける可変係 数は、(6), (7)式に於ける可変係数とは異なる が、同一符号で表している。

【0050】又前述の伝送特性可変等化器32を設けた ことにより、判定帰還型等化器17の第1,第2ポスト カーソルに対応するタップ係数は零にすることができ る。更に、長距離ケーブルの場合にa=0とするもので あるから、裾引きは短くなり、その振幅も小さく、又中 距離ケーブルの場合でもかなり小さくなるから、判定帰 週型等化器17のIIRフィルタを省略できないが、そ の減衰係数を固定とすることができる。例えば、IIR 30 フィルタは振幅係数と減衰係数との二つのパラメータを 持つが、減衰係数を、例えば0.92程度に固定しても 誤差は大きくならないことになり、構成を簡単化するこ とができる利点がある。

【0051】又プリカーソルについて、第1,第2プリ カーソルのある場合について説明しているが、波形成形 フィルタ14の関数を工夫するか、又は多少の誤差の増 加を許容できる場合は、第2プリカーソルは無視できる 場合が多くなる。その場合、前述のように、C-2=0と れ以降の任意数のポストカーソルを含めることも勿論可 能である。又AD変換器13のサンプリング・タイミン グの調整及び比較器24からのクロック制御データct によるクロック発生回路の作用等は、前述の第1,第2 の実施例と同様であるから、重複する動作説明は省略す

[0052]

【発明の効果】以上説明したように、本発明は、送信部 と受信部とを2線4線変換を行うハイブリッド回路1を 介してディジタル加入者線等の2線回線と接続したディ 50

*変等化器19とを統合したこの実施例に於ける伝送特性 可変等化器 3 2 は、伝達関数 Hap 2 の分母を 2-1 に関 して1次の関数にして、ハイパスフィルタ33による影 響を補償する。又この伝達関数Hap2の分子は(1 1) 式と同じにする。即ち、

ジタルデータ伝送装置に於いて、等化部4を振幅可変等 場合と同様に、(1)~(4)式を用いて逐次的に算出 10 化器6と遅延時間可変等化器7とにより構成し、そのパ ラメータを判定帰還型等化器5からの判定出力信号と誤 差信号とを基に逐次的に求めるものであるから、処理量 が少なくなり、それによってハードウェアの規模を縮小 することができる。又エコーキャンセラ8や判定帰還型 等化器5のタップ係数を求めるハードウェアと共用化で きることによっても、ハードウェアの縮小を図ることが できる利点がある。

> 【0053】又タイミング調整について、本発明は、遅 延時間可変等化器?により最適タイミング位相からT/ 20 m程度離れている場合でも収束することが容易であり、 従って、AD変換器2に於けるサンプリング・タイミン グをT/m宛ずらすことにより、迅速に最適タイミング に収束させることができる。なお、遅延時間可変等化器 7を備えていない従来例に於いては、例えば、±T/6 4程度の位相範囲に調整しないと引込みができないもの であるから、本発明によれば、収束時間を大幅に短縮で きる利点がある。

【0054】又振幅可変等化器6と遅延時間可変等化器 7とを統合した等化部4(図3の伝送特性可変等化器3 1) を設け、プリカーソル,メインカーソル,ポストカ ーソルに係わるデータを用いて、振幅及び遅延時間を制 御することにより、フィルタの次数を同一として処理量 を削減することができる。又判定帰還型等化器5のタッ ブ数を一つ減らすことが可能となるから、この点からも 処理量を削減し、ハードウェアを縮小することができる 利点がある。

【0055】又波形成形フィルタ3のポーレート周期T の出力系列を入力とするハイパスフィルタを設けたこと により、孤立波レスポンスの裾引きを小さくして、その おくことができる。又第1ポストカーソルを含めて、そ 40 後段に於ける処理量を削減することができる。即ち、エ コーキャンセラ8に必要とされていた [] Rフィルタを 省略することが可能となり、又判定帰還型等化器5のI IRフィルタも減衰係数を固定できることにより、処理 量を削減できる利点がある。

【図面の簡単な説明】

【図1】本発明の原理説明図である。

【図2】本発明の第1の実施例のプロック図である。

【図3】本発明の第2の実施例のプロック図である。

【図4】本発明の第3の実施例のプロック図である。

【図5】データ伝送システムの説明図である。

(10)


17

- 【図6】従来例のプロック図である。
- 【図7】従来例のプロック図である。
- 【図8】孤立波レスポンス説明図である。

【符号の説明】


- 1 ハイブリッド回路
- 2 AD変換器

[図1]



[図5]

データ伝送システムの説明図



3 波形成形フィルタ

4 等化部

5 判定帰還型等化器

6 振幅可变等化器


7 遅延時間可変等化器

8 エコーキャンセラ

【図2】


18

本発明の第1の実施例のブロック図




【図3】

本発明の第2の実施例のブロック図




[図4]

本発明の第2の実施例のブロック図




[図6]

従来例のブロック図



[図7]

従来例のブロック図



[図8]

孤立波レスポンス説明図

